Ir al contenido

Diferencia entre revisiones de «NetBurst»

De Wikipedia, la enciclopedia libre
Contenido eliminado Contenido añadido
Página creada con «=NetBurst (Microarquitectura)= La Microarquitectura NetBurst, Llamada también '''P68''' fue el sucesor de la microarquitectura P6 ambos pertenecientes a la familia del con...»
 
Sin resumen de edición
Línea 1: Línea 1:
=NetBurst (Microarquitectura)=
=NetBurst (Microarquitectura)=
La Microarquitectura NetBurst, Llamada también '''P68''' fue el sucesor de la microarquitectura P6 ambos pertenecientes a la familia del conjunto de instrucciones [[x86]] de los [[CPU]] creados por [[Intel]]. Los primeros CPU en usar esta [[arquitectura]] fue el [[nucleo]] '''Willamette''' del [[Microprocesador|procesador]] [[Pentium 4]], lanzado al mercado el 20 de noviembre del año 2000 y los primeros CPU Pentium 4: todas las variaciones subsequentes de Pentium 4 y [[Pentium D]] han sido basados en NetBurst. A mediados del 2001 Intel lanzó el nucleo Foster, el cual fue basado también en NetBurst, por lo tanto los CPU Xeon como también los Pentium 4 basados en [[Celeron]] usan la arquitectura NetBurst.
La Microarquitectura NetBurst, Llamada también '''P68''' fue el sucesor de la microarquitectura P6 ambos pertenecientes a la familia del conjunto de instrucciones [[x86]] de los [[CPU]] creados por [[Intel]]. Los primeros CPU en usar esta [[arquitectura]] fue el [[núcleo]] '''Willamette''' del [[Microprocesador|procesador]] [[Pentium 4]], lanzado al mercado el 20 de noviembre del año 2000 y los primeros CPU Pentium 4: todas las variaciones subsequentes de Pentium 4 y [[Pentium D]] han sido basados en NetBurst. A mediados del 2001 Intel lanzó el núcleo Foster, el cual fue basado también en NetBurst, por lo tanto los CPU Xeon como también los Pentium 4 basados en [[Celeron]] usan la arquitectura NetBurst.


===Tecnología===
===Tecnología===
La Microarquitectura NetBurst incluye características como la tecnología [[Hyper Pipelined]] y un motor de ejecución rápida son las principales de esta arquitectura en particular.
La Microarquitectura NetBurst incluye características como la tecnología [[Hyper Pipelined]] y un '''motor de ejecución rápida''' son las principales de esta arquitectura en particular.


===Tecnología Hyper Pipelined===
===Tecnología Hyper Pipelined===
Intel escogió este nombre por la 20 estapas [[Pipeline]] dentro del nucleo Willamette. Esto representa un icremento en el número de etapas cuando es comparado con el [[Pentium III]], el cual solo tuvo 10 estapa de pipeline. el nucleo Prescott tiene unas 31 etapas de [[Pipeline]]. Aunque un pipeline más profundo tiene ciertas desventajas un mayor número de estapas Pipeline permiten tener una velocidad de reloj más alta lo cuál fue considerado que compensa cierta pérdida en el rendimiento. Mintras más pequeñas sean las '''instrucciones por ciclos de reloj (IPC)''' siendo esta una consequencia inderecta de una profundidad del Pipeline por cuestiones de diseño (pequeñas cantidades de grandes pipeline tienen un menor IPC que un gran número de pequeños pipeline).
Intel escogió este nombre por la 20 estapas de [[Pipeline]] dentro del núcleo Willamette. Esto representa un icremento en el número de etapas cuando es comparado con el [[Pentium III]], el cual solo tuvo 10 estapa de pipeline. el núcleo Prescott tiene unas 31 etapas de [[Pipeline]]. Aunque un pipeline más profundo tiene ciertas desventajas un mayor número de estapas Pipeline permiten tener una velocidad de reloj más alta lo cuál fue considerado que compensa cierta pérdida en el rendimiento. Mintras más pequeñas sean las '''instrucciones por ciclos de reloj (IPC)''' siendo esta una consequencia inderecta de una profundidad del Pipeline por cuestiones de diseño (pequeñas cantidades de grandes pipeline tienen un menor IPC que un gran número de pequeños pipeline). Otro Inconveniente de tener un mayor número de etapas Pipeline es un incremento en el número de etapas que se necesitan para retraer un evento Cuando el predictor el '''predictor de bifurcación''' comete un error, incrementando así la penalidad por '''errores de predicción'''. Para hacer frente a esta cuestión Intel ideó el motor de ejecución rápida y ha empleado una gran idea a la '''tecnología de predicción de bifurcación''', por lo cual Intel asegura una reducción de errores de predicción en un 33% tomando como referencia a los Pentium III.

===Motor de Ejecución Rápida===
Con esta tecnología, las dos [[ALU]] en el núcleo de el CPU son doblemente bombeados, los cual significa que opera dos veces el '''núcleo de frecuencia de reloj'''. Por ejemplo un procesador a 3.8 GHz la ALU operará efectivamente a 7.6 GHz la razón detrás de todo esto es generalmente hacer aumentar un conteo de IPC bajo. Adicionalmente esto mejora el rendimiento integrado del CPU considerablemente. Intel también remplazó la alta velocidad del [[Barrel shifter]] con una '''unidad de ejecución Shift/Rotate''' que opera a la misma [[frecuencia]] del núcleo del CPU. La desventaja es que ciertas instrucciones son ahora mucho más lentas que antes, haciendo dificultosa la optimización de múltiples objetivos del CPU. Un ejemplo son las operaciones de Cambio y rotación (shift and rotate), el cuál sufre la ausencia de un Barrel shifter el cual fue presentado en cada CPU x86 que comenzón con el [[i386]] (y que está presente también en el [[Athlon]]).

Revisión del 03:37 17 nov 2011

NetBurst (Microarquitectura)

La Microarquitectura NetBurst, Llamada también P68 fue el sucesor de la microarquitectura P6 ambos pertenecientes a la familia del conjunto de instrucciones x86 de los CPU creados por Intel. Los primeros CPU en usar esta arquitectura fue el núcleo Willamette del procesador Pentium 4, lanzado al mercado el 20 de noviembre del año 2000 y los primeros CPU Pentium 4: todas las variaciones subsequentes de Pentium 4 y Pentium D han sido basados en NetBurst. A mediados del 2001 Intel lanzó el núcleo Foster, el cual fue basado también en NetBurst, por lo tanto los CPU Xeon como también los Pentium 4 basados en Celeron usan la arquitectura NetBurst.

Tecnología

La Microarquitectura NetBurst incluye características como la tecnología Hyper Pipelined y un motor de ejecución rápida son las principales de esta arquitectura en particular.

Tecnología Hyper Pipelined

Intel escogió este nombre por la 20 estapas de Pipeline dentro del núcleo Willamette. Esto representa un icremento en el número de etapas cuando es comparado con el Pentium III, el cual solo tuvo 10 estapa de pipeline. el núcleo Prescott tiene unas 31 etapas de Pipeline. Aunque un pipeline más profundo tiene ciertas desventajas un mayor número de estapas Pipeline permiten tener una velocidad de reloj más alta lo cuál fue considerado que compensa cierta pérdida en el rendimiento. Mintras más pequeñas sean las instrucciones por ciclos de reloj (IPC) siendo esta una consequencia inderecta de una profundidad del Pipeline por cuestiones de diseño (pequeñas cantidades de grandes pipeline tienen un menor IPC que un gran número de pequeños pipeline). Otro Inconveniente de tener un mayor número de etapas Pipeline es un incremento en el número de etapas que se necesitan para retraer un evento Cuando el predictor el predictor de bifurcación comete un error, incrementando así la penalidad por errores de predicción. Para hacer frente a esta cuestión Intel ideó el motor de ejecución rápida y ha empleado una gran idea a la tecnología de predicción de bifurcación, por lo cual Intel asegura una reducción de errores de predicción en un 33% tomando como referencia a los Pentium III.

Motor de Ejecución Rápida

Con esta tecnología, las dos ALU en el núcleo de el CPU son doblemente bombeados, los cual significa que opera dos veces el núcleo de frecuencia de reloj. Por ejemplo un procesador a 3.8 GHz la ALU operará efectivamente a 7.6 GHz la razón detrás de todo esto es generalmente hacer aumentar un conteo de IPC bajo. Adicionalmente esto mejora el rendimiento integrado del CPU considerablemente. Intel también remplazó la alta velocidad del Barrel shifter con una unidad de ejecución Shift/Rotate que opera a la misma frecuencia del núcleo del CPU. La desventaja es que ciertas instrucciones son ahora mucho más lentas que antes, haciendo dificultosa la optimización de múltiples objetivos del CPU. Un ejemplo son las operaciones de Cambio y rotación (shift and rotate), el cuál sufre la ausencia de un Barrel shifter el cual fue presentado en cada CPU x86 que comenzón con el i386 (y que está presente también en el Athlon).