Revisión del 14:00 17 nov 2011

La Microarquitectura NetBurst, Llamada también P68 fue el sucesor de la microarquitectura P6 ambos pertenecientes a la familia del conjunto de instrucciones x86 de los CPU creados por Intel. Los primeros CPU en usar esta arquitectura fue el núcleo Willamette del procesador Pentium 4, lanzado al mercado el 20 de noviembre del año 2000 y los primeros CPU Pentium 4: todas las variaciones subsequentes de Pentium 4 y Pentium D han sido basados en NetBurst. A mediados del 2001 Intel lanzó el núcleo Foster, el cual fue basado también en NetBurst, por lo tanto los CPU Xeon como también los Pentium 4 basados en Celeron usan la arquitectura NetBurst.

Tecnología

La Microarquitectura NetBurst incluye características como la tecnología Hyper Pipelined y un motor de ejecución rápida son las principales de esta arquitectura en particular.

Tecnología Hyper Pipelined

Intel escogió este nombre por la 20 estapas de Pipeline dentro del núcleo Willamette. Esto representa un icremento en el número de etapas cuando es comparado con el Pentium III, el cual solo tuvo 10 estapa de pipeline. el núcleo Prescott tiene unas 31 etapas de Pipeline. Aunque un pipeline más profundo tiene ciertas desventajas un mayor número de estapas Pipeline permiten tener una velocidad de reloj más alta lo cuál fue considerado que compensa cierta pérdida en el rendimiento. Mintras más pequeñas sean las instrucciones por ciclos de reloj (IPC) siendo esta una consequencia inderecta de una profundidad del Pipeline por cuestiones de diseño (pequeñas cantidades de grandes pipeline tienen un menor IPC que un gran número de pequeños pipeline). Otro Inconveniente de tener un mayor número de etapas Pipeline es un incremento en el número de etapas que se necesitan para retraer un evento Cuando el predictor el predictor de bifurcación comete un error, incrementando así la penalidad por errores de predicción. Para hacer frente a esta cuestión Intel ideó el motor de ejecución rápida y ha empleado una gran idea a la tecnología de predicción de bifurcación, por lo cual Intel asegura una reducción de errores de predicción en un 33% tomando como referencia a los Pentium III.

Motor de Ejecución Rápida

Con esta tecnología, las dos ALU en el núcleo de el CPU son doblemente bombeados, los cual significa que opera dos veces el núcleo de frecuencia de reloj. Por ejemplo un procesador a 3.8 GHz la ALU operará efectivamente a 7.6 GHz la razón detrás de todo esto es generalmente hacer aumentar un conteo de IPC bajo. Adicionalmente esto mejora el rendimiento integrado del CPU considerablemente. Intel también remplazó la alta velocidad del Barrel shifter con una unidad de ejecución Shift/Rotate que opera a la misma frecuencia del núcleo del CPU. La desventaja es que ciertas instrucciones son ahora mucho más lentas que antes, haciendo dificultosa la optimización de múltiples objetivos del CPU. Un ejemplo son las operaciones de Cambio y rotación (shift and rotate), el cuál sufre la ausencia de un Barrel shifter el cual fue presentado en cada CPU x86 que comenzón con el i386 (y que está presente también en el Athlon).

Ejecución del Trazo de Memoria Caché

Dentro de la Memorira Caché L1 del CPU, Intel Incorporó su Ejecución del Trazo Caché. Este almacena micro-operaciones decodificadas, De manera que cuando se ejecuta una nueva instrucción en vez de capturar y decodificar la instrucción otra vez, el CPU accesa al decodificador de micro-operaciones desde el trazo de Caché de esta forma se logra ganar tiempo. Por otro lado, las micro-operaciones son capturados por la memoria Caché (Caheado) en su misma ruta de ejecución ya prevista. lo cual significa que cuando las instrucciones son buscadas por el CPU desde la Caché, éstas están listas para ser presentadas en su correcto orden de ejecución. Apesar de estas mejoras, la arquitectrura NetBurst ocasionó obstáculos a los ingenieros que intentaban ampliar su rendimiento. con esta arquitectura Intel parecía alcanzar velocidades de reloj de 10 GHz sino fuese porque creciente velocidad del reloj, Intel enfrentó problemas para mantener la disipación de potencia dentro de límites aceptables. Intel alcanzó la barrera de velocidad 3.8 GHz en Noviembre del 2004 pero encontró problemas intentando lograr incluso esa hazaña, Intel abandonó NetBurst después de qué los más dificultosos problemas alcanzaron niveles de severidad y entonces desarrollaron el núcleo microarquitectura, inspirado por el núcleo P6 del Pentium Pro al Tualatin Pentium III-S y más directamente el Pentium M.

@@ Línea 9: / Línea 9: @@
 ===Motor de Ejecución Rápida===
 Con esta tecnología, las dos [[ALU]] en el núcleo de el CPU son doblemente bombeados, los cual significa que opera dos veces el '''núcleo de frecuencia de reloj'''. Por ejemplo un procesador a 3.8 GHz la ALU operará efectivamente a 7.6 GHz la razón detrás de todo esto es generalmente hacer aumentar un conteo de IPC bajo. Adicionalmente esto mejora el rendimiento integrado del CPU considerablemente. Intel también remplazó la alta velocidad del [[Barrel shifter]] con una '''unidad de ejecución Shift/Rotate''' que opera a  la misma [[frecuencia]] del núcleo del CPU. La desventaja es que ciertas instrucciones son ahora mucho más lentas que antes, haciendo dificultosa la optimización de múltiples objetivos del CPU. Un ejemplo son las operaciones de Cambio y rotación (shift and rotate), el cuál sufre la ausencia de un Barrel shifter el cual fue presentado en cada CPU x86 que comenzón con el [[i386]] (y que está presente también en el [[Athlon]]).
+===Ejecución del Trazo de Memoria Caché===
+Dentro de la [[Memoria (informática)|Memorira]] [[Caché (informática)|Caché]] L1 del CPU, Intel Incorporó su Ejecución del Trazo Caché. Este almacena micro-operaciones decodificadas, De manera que cuando se ejecuta una nueva instrucción en vez de capturar y decodificar la instrucción otra vez, el CPU accesa al '''decodificador de micro-operaciones''' desde el trazo de Caché de esta forma se logra ganar tiempo. Por otro lado, las micro-operaciones son capturados por la memoria Caché '''(Caheado)''' en su misma [[Ruta (informática)|ruta]] de  ejecución ya prevista. lo cual significa que cuando las instrucciones son buscadas por el CPU desde la Caché, éstas están listas para ser presentadas en su correcto orden de ejecución.
+Apesar de estas mejoras, la arquitectrura NetBurst ocasionó obstáculos a los [[Ingeniería|ingenieros]] que intentaban ampliar su [[rendimiento]]. con esta arquitectura Intel parecía alcanzar velocidades de reloj de 10 GHz sino fuese porque creciente velocidad del reloj, Intel enfrentó problemas para mantener la disipación de potencia dentro de límites aceptables. Intel alcanzó la barrera de velocidad 3.8 GHz en Noviembre del 2004 pero encontró problemas intentando lograr incluso esa hazaña, Intel abandonó NetBurst después de qué los más dificultosos problemas alcanzaron niveles de severidad y entonces desarrollaron el [[núcleo microarquitectura]], inspirado por el núcleo P6 del [[Pentium Pro]] al T'''ualatin''' Pentium III-S y más directamente el [[Pentium M]].