Back side bus: различия между версиями

Материал из Википедии — свободной энциклопедии
Перейти к навигации Перейти к поиску
Интерактивная навигация по истории
[непроверенная версия][отпатрулированная версия]
← Предыдущая правка
Содержимое удалено Содержимое добавлено
ВизуальныйВики-текст
Нет описания правки
викификация
 
(не показано 18 промежуточных версий 15 участников)
Строка 1: Строка 1:
'''Back side bus''' (BSB) - шина [[кеш-память|кэш-памяти]] второго уровня в процессорах с двойной независимой шиной (англ. DIB - Dual Independed Bus).
'''Back side bus''' (BSB) — шина [[кеш-память|кэш-памяти]] второго уровня в процессорах с двойной независимой шиной ({{lang-en|DIB — dual independed bus}}).

Для связи с контроллером памяти предназначена [[FSB]] (Front side bus), работающая в качестве магистрального канала между процессором и [[чипсет]]ом.
Для связи с контроллером памяти предназначена [[FSB]] (front side bus), работающая в качестве магистрального канала между процессором и [[чипсет]]ом.

[[File:Intel MMC2 arch.svg|450px]]


К процессорам, имеющим архитектуру DIB, относятся:
К процессорам, имеющим архитектуру DIB, относятся:
* [[Intel]] [[Pentium Pro]] — 64-битная BSB;
* [[Intel]] [[Pentium Pro]] — 64-битная BSB;
* [[Intel]] [[Pentium II]] — 64-битная BSB (внешний кэш L2);
* [[Intel]] [[Pentium II]] — 64-битная BSB (внешний кэш L2);
* [[Intel]] [[Pentium III]] — 64 бит + 8 бит [[ECC]] (внешний кэш L2) или 256 бит + 32 бит ECC;
* [[Intel]] [[Pentium III]] — 64 бит + 8 бит [[ECC]] (внешний кэш L2) или 256 бит + 32 бит ECC;
* [[Intel]] [[Pentium 4]] — 256 бит + 32 бит ECC;
* [[Intel]] [[Pentium 4]] — 256 бит + 32 бит ECC;
* [[Intel]] [[Intel Core|Core]] — 256 бит + 32 бит ECC;
* [[Intel]] [[Intel Core|Core]] — 256 бит + 32 бит ECC;
* [[AMD]] [[Athlon]] — 64 бит + 8 бит [[ECC]]:
* [[AMD]] [[Athlon]] — 64 бит + 8 бит [[ECC]]:
* [[AMD]] [[Athlon 64]] — 128 бит + 16 бит ECC (у процессоров семейства [[K8]] контроллер памяти встроен в процессор, связь с [[чипсет]]ом осуществляется по шине [[HyperTransport]]);
* [[AMD]] [[Athlon 64]] — 128 бит + 16 бит ECC (у процессоров семейства [[K8]] контроллер памяти встроен в процессор, связь с [[чипсет]]ом осуществляется по шине [[HyperTransport]]);
и др.
* и др.

== Ссылки ==
* http://www.pcguide.com/ref/cpu/arch/extBackside-c.html

{{Технологии CPU}}
{{Компьютерные шины}}


{{compu-stub}}
{{Comp-hardware-stub}}


[[Категория:Компьютерные шины]]
[[en:backside bus]]

Текущая версия от 10:14, 22 января 2016

Back side bus (BSB) — шина кэш-памяти второго уровня в процессорах с двойной независимой шиной (англ. DIB — dual independed bus).

Для связи с контроллером памяти предназначена FSB (front side bus), работающая в качестве магистрального канала между процессором и чипсетом.

К процессорам, имеющим архитектуру DIB, относятся:

Ссылки

[править | править код]
Источник — https://ru.wikipedia.org/ruwiki/w/index.php?title=Back_side_bus&oldid=75938825