Back side bus: различия между версиями

Материал из Википедии — свободной энциклопедии
Перейти к навигации Перейти к поиску
[отпатрулированная версия][отпатрулированная версия]
Содержимое удалено Содержимое добавлено
викификация
иллюстрация
Строка 2: Строка 2:


Для связи с контроллером памяти предназначена [[FSB]] (front side bus), работающая в качестве магистрального канала между процессором и [[чипсет]]ом.
Для связи с контроллером памяти предназначена [[FSB]] (front side bus), работающая в качестве магистрального канала между процессором и [[чипсет]]ом.

[[File:Intel MMC2 arch.svg|450px]]


К процессорам, имеющим архитектуру DIB, относятся:
К процессорам, имеющим архитектуру DIB, относятся:
Строка 15: Строка 17:
* http://www.pcguide.com/ref/cpu/arch/extBackside-c.html
* http://www.pcguide.com/ref/cpu/arch/extBackside-c.html
{{compu-stub}}
{{compu-stub}}

{{rq|sources|img}}
{{Технологии CPU}}
{{Технологии CPU}}



Версия от 12:26, 23 марта 2012

Back side bus (BSB) — шина кэш-памяти второго уровня в процессорах с двойной независимой шиной (англ. DIB - dual independed bus).

Для связи с контроллером памяти предназначена FSB (front side bus), работающая в качестве магистрального канала между процессором и чипсетом.

К процессорам, имеющим архитектуру DIB, относятся:

и др.