Back side bus: различия между версиями
Перейти к навигации
Перейти к поиску
[отпатрулированная версия] | [отпатрулированная версия] |
Содержимое удалено Содержимое добавлено
Vald (обсуждение | вклад) викификация |
Vald (обсуждение | вклад) иллюстрация |
||
Строка 2: | Строка 2: | ||
Для связи с контроллером памяти предназначена [[FSB]] (front side bus), работающая в качестве магистрального канала между процессором и [[чипсет]]ом. |
Для связи с контроллером памяти предназначена [[FSB]] (front side bus), работающая в качестве магистрального канала между процессором и [[чипсет]]ом. |
||
[[File:Intel MMC2 arch.svg|450px]] |
|||
К процессорам, имеющим архитектуру DIB, относятся: |
К процессорам, имеющим архитектуру DIB, относятся: |
||
Строка 15: | Строка 17: | ||
* http://www.pcguide.com/ref/cpu/arch/extBackside-c.html |
* http://www.pcguide.com/ref/cpu/arch/extBackside-c.html |
||
{{compu-stub}} |
{{compu-stub}} |
||
{{rq|sources|img}} |
|||
{{Технологии CPU}} |
{{Технологии CPU}} |
||
Версия от 12:26, 23 марта 2012
Back side bus (BSB) — шина кэш-памяти второго уровня в процессорах с двойной независимой шиной (англ. DIB - dual independed bus).
Для связи с контроллером памяти предназначена FSB (front side bus), работающая в качестве магистрального канала между процессором и чипсетом.
К процессорам, имеющим архитектуру DIB, относятся:
- Intel Pentium Pro — 64-битная BSB;
- Intel Pentium II — 64-битная BSB (внешний кэш L2);
- Intel Pentium III — 64 бит + 8 бит ECC (внешний кэш L2) или 256 бит + 32 бит ECC;
- Intel Pentium 4 — 256 бит + 32 бит ECC;
- Intel Core — 256 бит + 32 бит ECC;
- AMD Athlon — 64 бит + 8 бит ECC:
- AMD Athlon 64 — 128 бит + 16 бит ECC (у процессоров семейства K8 контроллер памяти встроен в процессор, связь с чипсетом осуществляется по шине HyperTransport);
и др.
Это заготовка статьи об информационных технологиях и вычислительной технике. Помогите Википедии, дополнив её. |