IP-cores: различия между версиями

Материал из Википедии — свободной энциклопедии
Перейти к навигации Перейти к поиску
[отпатрулированная версия][отпатрулированная версия]
Содержимое удалено Содержимое добавлено
Исправлена пара грамматических ошибок
мНет описания правки
Строка 1: Строка 1:
{{rq|sources|img}}
{{rq|sources|img}}
'''IP cores (IP-ядра)''' (от {{lang-en|Intellectual Property}} — интеллектуальный продукт. Также ''IP-блоки''; также {{lang-en|virtual components}}, ''VC'' — виртуальные компоненты)  — готовые блоки для проектирования микросхем (например, построения [[система на кристалле|систем-на-кристалле]]).
'''IP cores (IP-ядра)''' (от {{lang-en|Intellectual Property}} — интеллектуальный продукт. Также ''IP-блоки''; также {{lang-en|virtual components}}, ''VC'' — виртуальные компоненты)  — готовые блоки для проектирования микросхем (например, построения [[система на кристалле|систем на кристалле]]).


Различают 3 основных класса блоков:
Различают 3 основных класса блоков:

Версия от 14:03, 3 сентября 2013

IP cores (IP-ядра) (от англ. Intellectual Property — интеллектуальный продукт. Также IP-блоки; также англ. virtual components, VC — виртуальные компоненты)  — готовые блоки для проектирования микросхем (например, построения систем на кристалле).

Различают 3 основных класса блоков:

  • программные IP-блоки (англ. soft blocks) — блоки, специфицированные на языке описания аппаратуры.
  • схемотехнические блоки (англ. firm blocks) — блоки, специфицированные на схемотехническом уровне, без привязки к конкретной топологической реализации.
  • физические (топологические) блоки (англ. hards blocks) — блоки, специфицированные на физическом уровне реализации СБИС, например, GDSII для ASIC.

Hard IP-Core — сложно-функциональный блок, передаваемый потребителю в виде законченной схемотехнической конструкции, разработанной на основе базы данных для проектирования изготовителя микросхем и оптимизированной по размерам, потребляемой мощности и электрическим характеристикам.

Hard IP-Core — специализированные области кристалла, выделенные для определенных функций. В этих областях создаются блоки неизменной структуры, спроектированные по методологии ASIC (как области типа БМК или схем со стандартными ячейками), оптимизированные для заданной функции и не имеющие средств ее программирования[1].

В случае использования данного вида ядер размер площади, используемой на кристалле, сокращается, улучшаются характеристики быстродействия, но в данном случае происходит потеря универсальности.

Примечания

См. также

Ссылки