Back side bus: различия между версиями

Материал из Википедии — свободной энциклопедии
Перейти к навигации Перейти к поиску
[отпатрулированная версия][отпатрулированная версия]
Содержимое удалено Содержимое добавлено
Addbot (обсуждение | вклад)
м Интервики (всего 4) перенесены на Викиданные, d:q742323
Нет описания правки
Строка 1: Строка 1:
'''Back side bus''' (BSB) — шина [[кеш-память|кэш-памяти]] второго уровня в процессорах с двойной независимой шиной ({{lang-en|DIB - dual independed bus}}).
'''Back side bus''' (BSB) — шина [[кеш-память|кэш-памяти]] второго уровня в процессорах с двойной независимой шиной ({{lang-en|DIB dual independed bus}}).


Для связи с контроллером памяти предназначена [[FSB]] (front side bus), работающая в качестве магистрального канала между процессором и [[чипсет]]ом.
Для связи с контроллером памяти предназначена [[FSB]] (front side bus), работающая в качестве магистрального канала между процессором и [[чипсет]]ом.
Строка 14: Строка 14:
* [[AMD]] [[Athlon 64]] — 128 бит + 16 бит ECC (у процессоров семейства [[K8]] контроллер памяти встроен в процессор, связь с [[чипсет]]ом осуществляется по шине [[HyperTransport]]);
* [[AMD]] [[Athlon 64]] — 128 бит + 16 бит ECC (у процессоров семейства [[K8]] контроллер памяти встроен в процессор, связь с [[чипсет]]ом осуществляется по шине [[HyperTransport]]);
и др.
и др.

== Ссылки ==
== Ссылки ==
* http://www.pcguide.com/ref/cpu/arch/extBackside-c.html
* http://www.pcguide.com/ref/cpu/arch/extBackside-c.html

Версия от 12:25, 27 мая 2015

Back side bus (BSB) — шина кэш-памяти второго уровня в процессорах с двойной независимой шиной (англ. DIB — dual independed bus).

Для связи с контроллером памяти предназначена FSB (front side bus), работающая в качестве магистрального канала между процессором и чипсетом.

К процессорам, имеющим архитектуру DIB, относятся:

и др.

Ссылки