触发器：修订间差异

删除的内容添加的内容

行内

2010年2月22日 (一) 17:45的版本

触发器（学名雙穩態多諧振盪器，（）)(bistable multivibrator, flip-flop)在電子學裡，可應用在數位電路上，是循序邏輯元件的其中一類。其線路圖由逻辑门組合而成，可記錄「1」和「0」資料，其結構均由SR锁存器衍生而來。在一個触发器裡，所包括的有「0」、「1」、輸入/輸出信號和時脈。这里的触发器特指flip-flop，flip-flop一词主要是指具有两个状态相互翻转，例如编程语言中使用flip-flop buffer（翻译作双缓冲），使用触发器作flip-flop的译名不但意思不完整且极容易与trigger相混淆，产生翻译混乱，建议翻作双态触发器或者采用台湾译名正反器。

触发器的種類

D触发器

D触发器有一個輸入、一個輸出和一個時脈輸入，當時脈由0轉為1時，輸出的值會和輸入的值相等。此類触发器可用於防止因為噪声所帶來的錯誤，以及通过管道增加處理資料的數量。

$Q_{next}=D$

真值表如下:

D	CK	Q	Q_next
0	↑	X	0
1	↑	X	1
X	0	0	0
X	0	1	1

JK触发器

JK 触发器設有兩個輸入，其輸出的值由以下的算式來決定。

Q_next = K^-Q + JQ^-

JK触发器是和触发器中最基本的RS触发器结构相似，其区别在于，RS触发器不允许R与S同时为1，而JK触发器允许J与K同时为1。当J与K同时变为1的同时，輸出的值状态会反转。也就是说，原来是0的话，变成1；原来是1的话，变成0。真值表如下:

J	K	Q	Q_next
0	0	0	0
0	0	1	1
0	1	X	0
1	0	X	1
1	1	0	1
1	1	1	0

T触发器

T触发器(Toggle Flip-Flop，or Trigger Flip-Flop)設有一個輸入和輸出，當時脈由0轉為1時，如果T和Q不相同時，其輸出值會是1。输入端T为1的时候，输出端的状态Q发生反转；输入端T为0的时候，输出端的状态Q保持不变。把JK触发器的J和K輸入點連接在一起，即構成一個T触发器。

$Q_{next}=T\oplus Q$

真值表如下:

T	Q	Q_next
0	0	0
0	1	1
1	0	1
1	1	0

@@ 第14行： / 第14行： @@
 [[File:Eccles-Jordan trigger circuit flip-flip drawings.png|right|thumb|200px|Flip-flop電路圖，取自Eccles與Jordan在1918年時申請專利的檔案 <!--from the Eccles and Jordan patent filed 1918, one drawn as a cascade of amplifiers with a positive feedback path, and the other as a symmetric cross-coupled pair-->]]
-'''触发器'''（学名'''雙穩態多諧振盪器'''，{{地区用词|1=译|台简=正反器|陆简=触发器|台繁=正反器|陆繁=觸發器}})(bistable multivibrator, flip-flop)在電子學裡，可應用在數位電路上，是[[循序邏輯]]元件的其中一類。其線路圖由[[逻辑门]]組合而成，可記錄「1」和「0」資料，其結構均由SR[[锁存器]]衍生而來。在一個触发器裡，所包括的有「0」、「1」、輸入/輸出信號和時脈。
+'''触发器'''（学名'''雙穩態多諧振盪器'''，{{地区用词|1=译|台简=正反器|陆简=触发器|台繁=正反器|陆繁=觸發器}})(bistable multivibrator, flip-flop)在電子學裡，可應用在數位電路上，是[[循序邏輯]]元件的其中一類。其線路圖由[[逻辑门]]組合而成，可記錄「1」和「0」資料，其結構均由SR[[锁存器]]衍生而來。在一個触发器裡，所包括的有「0」、「1」、輸入/輸出信號和時脈。这里的触发器特指flip-flop，flip-flop一词主要是指具有两个状态相互翻转，例如编程语言中使用flip-flop buffer（翻译作双缓冲），使用触发器作flip-flop的译名不但意思不完整且极容易与trigger相混淆，产生翻译混乱，建议翻作'''双态触发器'''或者采用台湾译名'''正反器'''。
 {{-}}
 == 触发器的種類 ==