SDRAM

PC-100規格的SDRAM

同步動態隨機存取記憶體（synchronous dynamic random access memory，簡稱SDRAM）是有一個同步接口的動態隨機存取記憶體（dynamic random access memory，簡稱DRAM）。通常動態隨機存取記憶體（DRAM）是有一個異步接口的，這樣它可以隨時響應控制輸入的變化。而SDRAM有一個同步接口，在響應控制輸入前會等待一個時鐘信號，這樣就能和計算機的系統總線同步。時鐘被用來驅動一個有限狀態機，對進入的指令進行流水線操作。這使得SDRAM與沒有同步接口的異步DRAM(asynchronous DRAM)相比，可以有一個更複雜的操作模式。

流水線意味着芯片可以在處理完之前的指令前，接受一個新的指令。在一個寫的流水線中，寫命令在另一個指令執行完之後可以立刻執行，而不需要等待數據寫入存儲隊列的時間。在一個讀的流水線中，需要的數據在讀指令發出之後固定數量的時鐘頻率後到達，而這個等待的過程可以發出其它附加指令。這種延遲被稱為等待時間，在為計算機購買存儲時是一個很重要的參數。

SDRAM在計算機中被廣泛使用，從起初的SDRAM到之後一代的DDR(或稱DDR1)，然後是DDR2和DDR3進入大眾市場，而DDR4現在也在籌劃中，預計在2012投入市場。

SDRAM的歷史

桌上型電腦用的DDR, DDR2 和DDR3的佈局

儘管SDRAM的概念至少從20世紀70年代就已經被人們所熟悉，在早期的Intel處理器上也已被採用，但要說到它在電子工業被廣泛接受，那是從1993年才開始的。1993年，三星開始展示其新出品的KM48SL2000 SDRAM，到2000年，SDRAM因為其卓越的性能，實際上取代了其它類型的DRAM在現代計算機中的位置。

SDRAM本身的延遲其實並不比異步DRAM更低（延遲更低意指速度更快）。其實，早期的SDRAM因為其構造中的附加邏輯單元，在速度上比同時期的爆發式延伸數據輸出DRAM(Burst EDO DRAM)還有所不及。而SDRAM的內建緩衝則可以使得運算交叉進入多行存儲，這樣就可以有效提高帶寬，速度更快。

時至今日，所有的SDRAM實際上都依照JEDEC(一個電子工業聯盟，選定開放的標準，使電子元件的互容性更好)制定的標準製造。JEDEC於1993年正式採用其第一個有關SDRAM的標準，隨後是其它SDRAM的標準，包括了DDR、DDR2和DDR3 SDRAM。

時至2012年，168-pin(pin指內存插入實際接觸的金手指數量)的SDRAM雙線內存模組（DIMM）在新的個人電腦上已經不再使用，被大量的184-pin的DDR存儲代替。在新的個人電腦，DDR2 SDRAM又已經普遍取代DDR SDRAM，但目前支持DDR3的主板和存儲比DDR2 SDRAM被更廣泛地使用，成為主流，所以DDR3目前的價格比非主流的DDR2產品便宜了不少。

如今世界最大的SDRAM製造商包括：三星電子（Samsung Electronics），美光科技（Micron Technology）和HY(Hynix)。

SDRAM時序

有幾個DRAM性能的極限，最有名的就是讀周期時間，是指對一個開放的行進行連續讀操作之間的間隔。這個時間從100MHZ頻率的SDRAM的10納秒縮減為DDR-400的5納秒，但是從DDR2-800和DDR3-1600就保持相對不變。然而，通過操作接口電路，使基本讀取速度成倍提高，可實現帶寬的迅速增加。

另一個極限是CAS等待時間，是指提供一個地址與接受到相關數據之間的間隔。這個也保持了相對穩定，最近幾代DDR SDRAM的這個數據為10-15納秒。 在操作上,對DRAM控制器來說CAS latency是一個已知的clock cycles特定數字, 這數字會被登錄在SDRAM模式註冊表中.在時鐘速率很快的情況下，CAS等待時間相對的時鐘周期數自然就會增加。10-15納秒對200MHZ時鐘頻率的DDR-400 SDRAM就是2-3個周期，對DDR2-800就是4-6個周期，DDR3-1600就是8-12個周期。比較慢的時鐘周期，CAS等待時間相對的周期數也會比較少。

100MHz的SDRAM芯片第一次出現時，有些製造商開始販賣「100 MHz」的模組，而這些模組是不能在那個時鐘頻率下正常工作的。有鑑於此，Intel發布了PC100的標準，描述了具體要求，為生產能在100MHz頻率下文檔工作的內存模組提供了指引。這個標準影響深遠，「PC100」這個術語很快成了100MHz SDRAM模組的通用標識。如今，模組通常被冠以「PC」為前綴的一組數字的名稱（PC66、PC100或者PC133—儘管數字代表的實際含義早就不是其原有的）。

單數據速率SDRAM

64 MB 音效記憶體於 Sound Blaster X-Fi聲霸卡上，用了兩顆 Micron 48LC32M8A2-75 C SDRAM 的 133 MHz (7.5 ns) 8-bit 晶片

單數據速率SDRAM（SDR SDRAM）被認為是最早的SDRAM，單數據速率SDRAM在每個時鐘周期可以接收一個命令和傳輸一個計算機字。典型的時鐘頻率為100和133MHz。芯片有多種不同的數據總線大小（最常見的是4、8或16bits），但是芯片一般被組裝成168-pin的雙線內存模組，可以同時讀寫64bits(非ECC)或72bits(ECC)。 數據總線的使用很複雜，需要一個複雜的DRAM控制器。這是因為寫入DRAM的數據必須和一個寫命令在同一個周期，而讀數據可以在讀命令後產生輸出2或3個周期。DRAM控制器必須確認數據總線永不同時讀和寫。

典型的單數據速率SDRAM時鐘頻率為66、100和133MHz(周期分別為15、10和7.5納秒)時鐘頻率到150MHz的則可用於性能的發燒友。

SDRAM操作

一個512MB的SDRAM雙線內存模組一般由8個或者9個SDRAM芯片組成，每個芯片包含有512Mbit的存儲空間，每個為模組64或者72bit的寬度貢獻了8個bit的寬度。一個典型的512Mbit SDRAM芯片內部包含了4個獨立的16Mbyte大小的庫。每個庫都有8,192行，16,384bits。一個庫或者處於空閒狀態、活躍狀態，或者處於兩種狀態的轉換中。

一個激活命令會將一個處於空閒狀態的庫激活。它占用一個2-bit的庫地址（BA0–BA1）和一個13-bit的行地址（A0–A12），然後將那一行讀取入有着16,384個讀取放大器的庫的隊列。這也被稱為「打開」行。

只有該行已被激活或者「打開」，讀寫命令才可以執行。每個命令都需要一個列地址，但是因為每個芯片同時只能處理8-bit，那就有2048個可能的列地址，不過只需要11個地址行（A0–A9, A11）。激活需要一個最小時間，稱為行到列延遲，或者t_RCD。

參見

• DDR SDRAM
• DDR2 SDRAM
• RDRAM
• 雙通道