SDRAM

PC-100规格的SDRAM

同步动态随机存取记忆体（synchronous dynamic random access memory，简称SDRAM）是有一个同步接口的动态随机存取记忆体（dynamic random access memory，简称DRAM）。通常动态随机存取记忆体（DRAM）是有一个异步接口的，这样它可以随时响应控制输入的变化。而SDRAM有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机，对进入的指令进行流水线操作。这使得SDRAM与没有同步接口的异步DRAM(asynchronous DRAM)相比，可以有一个更复杂的操作模式。

流水线意味着芯片可以在处理完之前的指令前，接受一个新的指令。在一个写的流水线中，写命令在另一个指令执行完之后可以立刻执行，而不需要等待数据写入存储队列的时间。在一个读的流水线中，需要的数据在读指令发出之后固定数量的时钟频率后到达，而这个等待的过程可以发出其它附加指令。这种延迟被称为等待时间，在为计算机购买存储时是一个很重要的参数。

SDRAM在计算机中被广泛使用，从起初的SDRAM到之后一代的DDR(或称DDR1)，然后是DDR2和DDR3进入大众市场，而DDR4现在也在筹划中，预计在2012投入市场。

SDRAM的历史

台式电脑用的DDR, DDR2 和DDR3的布局

尽管SDRAM的概念至少从20世纪70年代就已经被人们所熟悉，在早期的Intel处理器上也已被采用，但要说到它在电子工业被广泛接受，那是从1993年才开始的。1993年，三星开始展示其新出品的KM48SL2000 SDRAM，到2000年，SDRAM因为其卓越的性能，实际上取代了其它类型的DRAM在现代计算机中的位置。

SDRAM本身的延迟其实并不比异步DRAM更低（延迟更低意指速度更快）。其实，早期的SDRAM因为其构造中的附加逻辑单元，在速度上比同时期的爆发式延伸数据输出DRAM(Burst EDO DRAM)还有所不及。而SDRAM的内建缓冲则可以使得运算交叉进入多行存储，这样就可以有效提高带宽，速度更快。

时至今日，所有的SDRAM实际上都依照JEDEC(一个电子工业联盟，选定开放的标准，使电子元件的互容性更好)制定的标准制造。JEDEC于1993年正式采用其第一个有关SDRAM的标准，随后是其它SDRAM的标准，包括了DDR、DDR2和DDR3 SDRAM。

时至2012年，168-pin(pin指内存插入实际接触的金手指数量)的SDRAM双线内存模组（DIMM）在新的个人电脑上已经不再使用，被大量的184-pin的DDR存储代替。在新的个人电脑，DDR2 SDRAM又已经普遍取代DDR SDRAM，但目前支持DDR3的主板和存储比DDR2 SDRAM被更广泛地使用，成为主流，所以DDR3目前的价格比非主流的DDR2产品便宜了不少。

如今世界最大的SDRAM制造商包括：三星电子（Samsung Electronics），美光科技（Micron Technology）和HY(Hynix)。

SDRAM时序

有几个DRAM性能的极限，最有名的就是读周期时间，是指对一个开放的行进行连续读操作之间的间隔。这个时间从100MHZ频率的SDRAM的10纳秒缩减为DDR-400的5纳秒，但是从DDR2-800和DDR3-1600就保持相对不变。然而，通过操作接口电路，使基本读取速度成倍提高，可实现带宽的迅速增加。

另一个极限是CAS等待时间，是指提供一个地址与接受到相关数据之间的间隔。这个也保持了相对稳定，最近几代DDR SDRAM的这个数据为10-15纳秒。 在操作上,对DRAM控制器来说CAS latency是一个已知的clock cycles特定数字, 这数字会被登录在SDRAM模式注册表中.在时钟速率很快的情况下，CAS等待时间相对的时钟周期数自然就会增加。10-15纳秒对200MHZ时钟频率的DDR-400 SDRAM就是2-3个周期，对DDR2-800就是4-6个周期，DDR3-1600就是8-12个周期。比较慢的时钟周期，CAS等待时间相对的周期数也会比较少。

100MHz的SDRAM芯片第一次出现时，有些制造商开始贩卖“100 MHz”的模组，而这些模组是不能在那个时钟频率下正常工作的。有鉴于此，Intel发布了PC100的标准，描述了具体要求，为生产能在100MHz频率下文档工作的内存模组提供了指引。这个标准影响深远，“PC100”这个术语很快成了100MHz SDRAM模组的通用标识。如今，模组通常被冠以“PC”为前缀的一组数字的名称（PC66、PC100或者PC133—尽管数字代表的实际含义早就不是其原有的）。

单数据速率SDRAM

64 MB 音效记忆体于 Sound Blaster X-Fi声霸卡上，用了两颗 Micron 48LC32M8A2-75 C SDRAM 的 133 MHz (7.5 ns) 8-bit 芯片

单数据速率SDRAM（SDR SDRAM）被认为是最早的SDRAM，单数据速率SDRAM在每个时钟周期可以接收一个命令和传输一个计算机字。典型的时钟频率为100和133MHz。芯片有多种不同的数据总线大小（最常见的是4、8或16bits），但是芯片一般被组装成168-pin的双线内存模组，可以同时读写64bits(非ECC)或72bits(ECC)。 数据总线的使用很复杂，需要一个复杂的DRAM控制器。这是因为写入DRAM的数据必须和一个写命令在同一个周期，而读数据可以在读命令后产生输出2或3个周期。DRAM控制器必须确认数据总线永不同时读和写。

典型的单数据速率SDRAM时钟频率为66、100和133MHz(周期分别为15、10和7.5纳秒)时钟频率到150MHz的则可用于性能的发烧友。

SDRAM操作

一个512MB的SDRAM双线内存模组一般由8个或者9个SDRAM芯片组成，每个芯片包含有512Mbit的存储空间，每个为模组64或者72bit的宽度贡献了8个bit的宽度。一个典型的512Mbit SDRAM芯片内部包含了4个独立的16Mbyte大小的库。每个库都有8,192行，16,384bits。一个库或者处于空闲状态、活跃状态，或者处于两种状态的转换中。

一个激活命令会将一个处于空闲状态的库激活。它占用一个2-bit的库地址（BA0–BA1）和一个13-bit的行地址（A0–A12），然后将那一行读取入有着16,384个读取放大器的库的队列。这也被称为“打开”行。

只有该行已被激活或者“打开”，读写命令才可以执行。每个命令都需要一个列地址，但是因为每个芯片同时只能处理8-bit，那就有2048个可能的列地址，不过只需要11个地址行（A0–A9, A11）。激活需要一个最小时间，称为行到列延迟，或者t_RCD。

参见

• DDR SDRAM
• DDR2 SDRAM
• RDRAM
• 双通道